

**INGENIERÍA INFORMÁTICA**  
**LICENCIATURA EN SISTEMAS**

**TÉCNICAS Y**  
**ESTRUCTURAS**  
**DIGITALES**



**MICROPROCESADORES**  
**ARBITRAJE DE BUS**

# Microprocesadores

Un microprocesador es el circuito principal de una computadora, ya que controla la operación del sistema y ejecuta las instrucciones especificadas por el software. Para llevar a cabo esta tarea, una pastilla de microprocesador típico tiene entre 40 y hasta más de 1300 contactos o pines, y los mecanismos de retención del integrado y de conexión dependen de cada tipo de zócalo, aunque en la actualidad predomina el uso de zócalo con pines ([Zero Insertion Force, ZIF](#)) o LGA con contactos. Estos pines son los que envían señales de la CPU, reciben señales de los dispositivos o realizan ambas funciones.

Las terminales (Ver Fig. 1) de un microprocesador pueden clasificarse en 3 tipos: **direcciones, datos y control**. Estas terminales se conectan a terminales similares de los chips de memoria y de E/S a través de los *buses del sistema*. Las **líneas de dirección** permiten al microprocesador especificar la posición de memoria o el dispositivo al que accede; las **líneas de datos** conducen los datos transferidos entre el procesador y las unidades del sistema; y las **líneas de control** regulan el flujo y temporización de los datos enviados o recibidos por la CPU, entre otras cosas.

Las **líneas de control** se agrupan en:

# Microprocesadores

**Control de Bus:** son principalmente salidas de la CPU que indican si se realizará una lectura o escritura, una operación aritmética o lógica, etc.

**Interrupciones:** son entradas a la CPU provenientes de los dispositivos de E/S. Por ejemplo, la señal de interrupción del controlador de una impresora que indica que ha finalizado la impresión de un carácter.

**Arbitraje de Bus:** regulan el tráfico en el bus, para impedir que más de un dispositivo tome control del bus simultáneamente.

**Señalización del coprocesador:** permiten la comunicación entre la CPU y un coprocesador (de punto flotante, gráfico, etc.) que se ocupa de operaciones específicas con lo que se libera al procesador aumentando el rendimiento del sistema.

**Situación o estados:** proporcionan o aceptan información acerca del estado del microprocesador.

**Diversos:** entre otras terminales que puede presentar un microprocesador se encuentran las que permiten reiniciar la computadora, asegurar la compatibilidad con chips de E/S, etc.

# Microprocesadores




Figura 1. Terminales de un microprocesador típico.

# ARBITRAJE DE BUS

El arbitraje de bus es el mecanismo que permite controlar que en cada instante sólo un dispositivo sea **maestro** del bus (es decir que tenga capacidad para transmitir a través del bus). El arbitraje puede ser *centralizado* o *descentralizado*.

## ARBITRAJE CENTRALIZADO

En el *arbitraje centralizado*, un dispositivo especial denominado **árbitro del bus** (que puede o no estar integrado al microprocesador) determina qué dispositivo tiene acceso. El bus (Fig. 2) tiene una línea de solicitud que puede ser activada por uno o más dispositivos en cualquier momento. Cuando el árbitro recibe una solicitud de bus, autoriza su uso activando la línea de respuesta del bus (**concesión** o **autorización** de bus). Esta línea se conecta en serie a través de los dispositivos del sistema y cada uno de ellos verifica si solicitó el bus, en cuyo caso hace uso de éste y no propaga la señal de autorización a los restantes dispositivos.

# ARBITRAJE DE BUS

Este esquema de conexión se denomina encadenamiento margarita (*daisy chain*) y tiene una prioridad implícita (los dispositivos físicamente más cercanos al árbitro son los primeros en ser atendidos).




Figura 2. Arbitraje de Bus Centralizado.

Para evitar esta prioridad, algunos buses tienen múltiples niveles de prioridad (Fig. 3). En cada nivel existe una ***línea de solicitud*** y una ***línea de autorización***, de modo que los dispositivos conectados al nivel  $n$  tienen mayor prioridad que aquellos conectados al nivel  $n-1$ . Los dispositivos, en cada nivel, mantienen prioridad por cercanía al árbitro.

# ARBITRAJE DE BUS




Figura 3. Arbitraje de Bus Centralizado con 2 niveles.

## ARBITRAJE DESCENTRALIZADO

En el *arbitraje de bus descentralizado multibus* no existe un árbitro (Fig. 4) sólo se utilizan 3 líneas (independientemente del número de dispositivos del sistema):

- **Línea de solicitud de bus:** activada por el dispositivo que solicita el bus.
- **Línea BUSY (ocupado):** activada por el Maestro de bus.
- **Línea de arbitraje:** conectada a una fuente de 5V que mantiene la línea activa.

# ARBITRAJE DE BUS

Cuando ningún dispositivo requiere el bus, la línea de arbitraje se propaga por todos los dispositivos. Para hacer uso del bus un dispositivo debe verificar la **línea BUSY** y la **línea de arbitraje** (entrada IN del dispositivo). Si el bus no está ocupado y la línea de arbitraje está activa (indicando que ninguno ha hecho solicitud del bus), el dispositivo no propaga la señal de arbitraje por la salida OUT, activa la línea BUSY y se convierte en Maestro del Bus.




Figura 4. Arbitraje de Bus Descentralizado.